Predstavljanje dizajna i proizvodnje čipova od silicijevog karbida (SiC): od osnova do primjene

Silicijev karbidni (SiC) MOSFET-ovi su visokoučinkoviti poluvodički uređaji koji su postali ključni u industrijama, od električnih vozila i obnovljivih izvora energije do industrijske automatizacije. U usporedbi s tradicionalnim silicijevim (Si) MOSFET-ovima, SiC MOSFET-ovi nude vrhunske performanse u ekstremnim uvjetima, uključujući visoke temperature, napone i frekvencije. Međutim, postizanje optimalnih performansi u SiC uređajima nadilazi puko dobivanje visokokvalitetnih podloga i epitaksijalnih slojeva - to zahtijeva pedantan dizajn i napredne proizvodne procese. Ovaj članak pruža detaljno istraživanje strukture dizajna i proizvodnih procesa koji omogućuju visokoučinkovite SiC MOSFET-ove.

1. Dizajn strukture čipa: Precizan raspored za visoku učinkovitost

Dizajn SiC MOSFET-ova počinje s rasporedomSiC pločica, što je temelj svih karakteristika uređaja. Tipični SiC MOSFET čip sastoji se od nekoliko kritičnih komponenti na svojoj površini, uključujući:

• Izvorna podloga

• Podloga za vrata

• Kelvin izvorni jastučić

TheRubni završni prsten(iliTlačni prsten) je još jedna važna značajka smještena oko periferije čipa. Ovaj prsten pomaže u poboljšanju probojnog napona uređaja ublažavanjem koncentracije električnog polja na rubovima čipa, čime se sprječavaju struje curenja i povećava pouzdanost uređaja. Obično se rubni završni prsten temelji naProširenje završnog spoja (JTE)struktura, koja koristi duboko dopiranje za optimizaciju raspodjele električnog polja i poboljšanje probojnog napona MOSFET-a.

2. Aktivne ćelije: Jezgra preklopnih performansi

TheAktivne ćelijeU SiC MOSFET-u su odgovorne za provođenje struje i preklapanje. Ove ćelije su raspoređene paralelno, pri čemu broj ćelija izravno utječe na ukupni otpor uključenja (Rds(on)) i kapacitet struje kratkog spoja uređaja. Kako bi se optimizirale performanse, udaljenost između ćelija (poznata kao "razmak između ćelija") se smanjuje, poboljšavajući ukupnu učinkovitost provođenja.

Aktivne ćelije mogu biti dizajnirane u dva primarna strukturna oblika:planarniirovstrukture. Planarna struktura, iako jednostavnija i pouzdanija, ima ograničenja u performansama zbog razmaka između ćelija. Nasuprot tome, rovne strukture omogućuju raspored ćelija veće gustoće, smanjujući Rds(on) i omogućujući rukovanje većom strujom. Iako rovne strukture dobivaju na popularnosti zbog svojih superiornih performansi, planarne strukture i dalje nude visok stupanj pouzdanosti i nastavljaju se optimizirati za specifične primjene.

3. JTE struktura: Poboljšanje blokiranja napona

TheProširenje završnog spoja (JTE)Struktura je ključna značajka dizajna SiC MOSFET-ova. JTE poboljšava sposobnost blokiranja napona uređaja kontroliranjem raspodjele električnog polja na rubovima čipa. To je ključno za sprječavanje preranog proboja na rubu, gdje su često koncentrirana visoka električna polja.

Učinkovitost JTE-a ovisi o nekoliko čimbenika:

• Širina JTE regije i razina dopiranjaŠirina JTE područja i koncentracija dopanata određuju raspodjelu električnog polja na rubovima uređaja. Šire i jače dopirano JTE područje može smanjiti električno polje i povećati probojni napon.

• Kut i dubina JTE konusaKut i dubina JTE konusa utječu na raspodjelu električnog polja i u konačnici utječu na probojni napon. Manji kut konusa i dublje JTE područje pomažu u smanjenju jakosti električnog polja, čime se poboljšava sposobnost uređaja da izdrži više napone.

• Površinska pasivizacijaPovršinski pasivizirajući sloj igra vitalnu ulogu u smanjenju površinskih struja curenja i povećanju probojnog napona. Dobro optimiziran pasivizirajući sloj osigurava pouzdan rad uređaja čak i pri visokim naponima.

Upravljanje toplinom još je jedno ključno razmatranje u dizajnu JTE-a. SiC MOSFET-i mogu raditi na višim temperaturama od svojih silicijskih pandana, ali prekomjerna toplina može smanjiti performanse i pouzdanost uređaja. Kao rezultat toga, toplinski dizajn, uključujući odvođenje topline i minimiziranje toplinskog naprezanja, ključan je za osiguranje dugoročne stabilnosti uređaja.

4. Gubitci preklapanja i otpor vodljivosti: Optimizacija performansi

U SiC MOSFET-ima,otpor vodljivosti(Rds(uključeno)) igubici pri preklapanjudva su ključna čimbenika koji određuju ukupnu učinkovitost. Dok Rds(on) upravlja učinkovitošću provođenja struje, gubici preklapanja nastaju tijekom prijelaza između uključenog i isključenog stanja, doprinoseći stvaranju topline i gubitku energije.

Za optimizaciju ovih parametara potrebno je uzeti u obzir nekoliko čimbenika dizajna:

• Razmak između ćelijaRazmak između aktivnih ćelija igra značajnu ulogu u određivanju Rds(on) i brzine preključivanja. Smanjenje razmaka omogućuje veću gustoću ćelija i niži otpor vodljivosti, ali odnos između veličine razmaka i pouzdanosti vrata također mora biti uravnotežen kako bi se izbjegle prekomjerne struje propuštanja.

• Debljina oksida vrataDebljina sloja oksida vrata utječe na kapacitet vrata, što zauzvrat utječe na brzinu preklapanja i Rds(on). Tanji oksid vrata povećava brzinu preklapanja, ali također povećava rizik od propuštanja vrata. Stoga je pronalaženje optimalne debljine oksida vrata ključno za uravnoteženje brzine i pouzdanosti.

• Otpor vrataOtpor materijala vrata utječe i na brzinu preklapanja i na ukupni otpor vodljivosti. Integracijomotpor vrataizravno u čip, dizajn modula postaje pojednostavljeniji, smanjujući složenost i potencijalne točke kvara u procesu pakiranja.

5. Integrirani otpornik vrata: Pojednostavljenje dizajna modula

U nekim SiC MOSFET dizajnima,integrirani otpor vratakoristi se, što pojednostavljuje dizajn i proces proizvodnje modula. Eliminiranjem potrebe za vanjskim otpornicima vrata, ovaj pristup smanjuje broj potrebnih komponenti, smanjuje troškove proizvodnje i poboljšava pouzdanost modula.

Uključivanje otpora vrata izravno na čip pruža nekoliko prednosti:

• Pojednostavljena montaža modulaIntegrirani otpornik vrata pojednostavljuje proces ožičenja i smanjuje rizik od kvara.

• Smanjenje troškovaUklanjanje vanjskih komponenti smanjuje popis materijala (BOM) i ukupne troškove proizvodnje.

• Poboljšana fleksibilnost pakiranjaIntegracija otpora vrata omogućuje kompaktnije i učinkovitije dizajne modula, što dovodi do boljeg iskorištenja prostora u konačnom pakiranju.

6. Zaključak: Složeni proces dizajna za napredne uređaje

Projektiranje i proizvodnja SiC MOSFET-ova uključuje složenu interakciju brojnih parametara dizajna i proizvodnih procesa. Od optimizacije rasporeda čipa, dizajna aktivnih ćelija i JTE struktura, do minimiziranja otpora vodljivosti i gubitaka preklapanja, svaki element uređaja mora biti fino podešen kako bi se postigle najbolje moguće performanse.

S kontinuiranim napretkom u tehnologiji dizajna i proizvodnje, SiC MOSFET-i postaju sve učinkovitiji, pouzdaniji i isplativiji. Kako raste potražnja za visokoučinkovitim, energetski učinkovitim uređajima, SiC MOSFET-i su spremni igrati ključnu ulogu u napajanju sljedeće generacije električnih sustava, od električnih vozila do mreža obnovljivih izvora energije i šire.